## Patent Abstracts of Japan

PUBLICATION NUMBER

04087183

**PUBLICATION DATE** 

19-03-92

APPLICATION DATE

26-07-90

APPLICATION NUMBER

: 02200689

APPLICANT: SHARP CORP;

INVENTOR: KODAMA HIROICHI;


INT.CL.

: H05B 6/66 H02M 7/5387

TITLE

: DRIVER CIRCUIT FOR INVERTER

TYPE MICROWAVE OVEN



ABSTRACT: PURPOSE: To accomplish high output power and high efficiency through the use of a low-voltage Dc power supply by furnishing four switching elements to switch DC current, and providing a bridge inverter circuit which switches these switching elements when the level of the current waveform is substantially nullified.

> CONSTITUTION: A driver circuit for an inverter type microwave oven comprises a bridge system inverter circuit 2 which converts the DC power of a low-voltage DC power supply 1 into a high frequency electric power, a booster transformer 3 for the supply voltage, and a voltage doubler half-wave rectifying circuit 4 which rectifies the output of this booster transformer 3. A magnetron 5 is driven with the output of this voltage doubler half-wave rectifying circuit 4. The inverter circuit 2 is equipped with four switching elements 8a-8d which switch the DC current and control means 10a, 10b, 11 which switch these elements 8a-8d when the level of the current waveform substantially nullified. This allows accomplishing a driver circuit for inverter type microwave oven while requiring a low voltage input, with which a high power utilization factor and high output are ensured.

COPYRIGHT: (C)1992,JPO&Japio

## 19 日本国特許庁(JP)

① 特許出願公開

## ◎ 公開特許公報(A) 平4-87183

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)3月19日

H 05 B 6/66 H 02 M 7/5387 В

8815-3K 8730-5H

審査請求 未請求 請求項の数 2 (全8頁)

60発明の名称

インバータ電子レンジの駆動回路

②特 願 平2-200689

②出 願 平2(1990)7月26日

**加発明者 岡本** 

光央

大阪府大阪市阿倍野区長池町22番22号 シャーブ株式会社

内

の発明者 小玉

博 一

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑪出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

砲代 理 人 弁理士 青山 葆

外1名

明細言

1. 発明の名称

インパータ電子レンジの駆動回路

#### 2. 特許請求の範囲

(1) 直流をスイッチングするもつのスイッチング素子と、上記スイッチング素子に流れる電流波形のレベルが略零の時に、上記スイッチング素子をスイッチングさせる制御手段とを有するブリッジインバータ回路と、

上記インパータ回路から交流が [ 次側巻線に供給される昇圧トランスと、

上紀昇圧トランスの 2 次側 巻線に接続され、マグネトロンに電力を供給する倍電圧整流回路を備えたことを特徴とするインバータ電子レンジの駆動回路。

- (2) 上記制御手段は上記ブリッジインバータ 回路の4つのスイッチング素子を同時にオフする 制御信号を出力することを特徴とする請求項1に 記載のインバータ電子レンジの駆動回路。
- 3. 発明の詳細な説明

#### 【産業上の利用分野】

本発明は、低電圧直流電源を高電圧の高周波電流に変換し、これを倍電圧整流回路により整流してマグネトロンに電力を供給するインパータ電子レンジの駆動回路に関するものである。

#### 【従来の技術】

近年、運常は商用交流電源で使用していた電気・電子機器において、屋外での使用を考慮した機器 が各種開発されており、現在家庭内で広く利用さ れているインパータ電子レンジにおいても屋外で の使用が試みられている。

従来の典型的なインパータ電子レンジの構成を 第7図に示す。このインパータ電子レンジでは商 用電源(100V、50/60Hz)から得られた 交流電力は整流回路で直流電力に変換される。こ の直流電力は一石共振型インパータ回路で高周波 化され、昇圧トランスで昇圧される。トランス出 力は倍電圧整流回路で整流され、マグネトロンの 駆動に利用される。

上記インバータ電子レンジを屋外で使用する際

には自動車用書電池等の 1 2 V . 2 4 V 等の低電 低速で使用する必要があり、第 8 図に示す ように、低電圧直流電源とインパータ電子レンジ の間にDC/ACインパータを設け、低電圧直流 電源の出力をDC/ACインパータによって簡用 交流電源と同じ 1 0 0 V 、5 0 / 6 0 Hzの交流 電力に変換し、この交流電力でインパータ電子レ ンジを作動させていた。

#### 【発明が解決しようとする課題】

上述したようにインバータ電子レンジを低電圧 直流電源で使用する場合、DC/ACインパータ を使用して交流電力をインバータ電子レンジに入 力する方法では、DC/ACインパータとインバ ータ電子レンジのインバータ回路とで2度の電力 変換が行なわれるため、電力の利用率が極めて低 くなるという問題がある。また、2台の独立した インバータを必要とすることから電源回路のコストも高くなる。

また、従来のインパータ電子レンジの一石共扱型インパータ電源回路に低電圧直流電源を直接に

特徴としている。

また、上記制御手及は上記ブリッジインパータ 回路の4つのスイッチング素子を同時にオフする 制御信号を出力することが望ましい。

#### 【作用】

4つのスイッチング素子のうち、一方の2つのスイッチング素子をオンすると、倍電圧コンデンサは昇圧トランスのリーケージインダクタンス、倍電圧整流回路の倍電圧コンデンサのキャパシタンス、回路抵抗値(但しマグネトロンの抵抗値は除く)で定まる援動の弧を描く電流で充電される。倍電圧コンデンサの充電電圧の大きさは倍電圧コンデンサの初期電圧とスイッチング素子のオン時間の長さで決まる。次に、前記と同じ一方の2つのスイッチング素子をオフすると、昇圧トランスに響えられた電磁エネルギーが倍電圧コンデンサに供給されながら電源に回生される。

次に、他方の2つのスイッチング素子をオンすると、昇圧トランスのリーケージインダクタンスと倍電圧コンデンサのキャパンティ、マグネトロ

接続するように仕様を変更することは理論的には 可能であるが、電源電圧を低くする分、電流容量 の非常に大きなスイッチング素子を必要とする。 このような電流容量を持つスイッチング素子は現 状では非常に高価なものとなる。

本発明はこのような現状に鑑みてなされたものであり、その目的とするところは、低電圧直流電 顔を電源として、高出力かつ高効率、しかも安価 でコンパクトなインパータ電子レンジの駆動回路 を提供することにある。

#### 【課題を解決するための手段】

本発明のインバータ電子レンジの駆動回路は、 直流をスイッチングする4つのスイッチング素子 と、上記スイッチング素子に流れる電流波形のレ ベルが略零の時に、上記スイッチング素子をスイッ チングさせる制御手段とを有するブリッジィンバ ータ回路と、上記インバータ回路から交流が「次 側巻線に供給される昇圧トランスと、上記昇圧ト ランスの2次側巻線に接続され、マグネトロンに 電力を供給する倍電圧整流回路とを備えたことを

ンの抵抗を含む回路抵抗で定まる扱動の弧を描く 電流でマグネトロンに電気エネルギーが供給され る。ここでマグネトロンに供給される電力は、倍 電圧コンデンサの電圧とスイッチング素子のオン 時間の長さで決まる。そして上紀他方の2つのス ィッチング素子がオフすると、昇圧トランスに蓄 えられた電磁エネルギーがマグネトロンに供給さ れながら電源に回生される。

以上のスイッチング動作が繰り返されてマグネ トロンは高周波電力を発扱する。

この場合において、スイッチング素子の電流波形は、回路常数、すなわち昇圧トランスのリーケージインダクタンス、倍電圧コンデンサおよび回路抵抗で定まる固有周波数で振動する。そして、ブリッジインバータ回路の制御手段は電流波形のレベルが奪のときにスイッチング素子をスイッチングするので、見方を変えると、昇圧トランスのリーケージインダクタンス等の回路定数の値を引きるか、スイッチング業子のオン時間を調整して、固有周波数の2分の1の周期とスイッチング

煮子のオン時間とを等しくしているので、出力される回路出力電力は最大となる。また、このとき、スイッチング素子のオフからオンへの遷移時およびオンからオンへの遷移時にスイッチング素子に流れる電流はほぼゼロになるため、遷移損が非常に小さくなり、スイッチング損失が低減する。

また、制御手段がブリッジインバータ回路の4つのスイッチング業子を同時にオフする制御信号を出力する場合には、上記4つのスイッチング業子が同時にオンして昇圧トランスの1次側の回路が短絡するのを訪止する。

#### 【寒施例】

以下、本発明のインパータ電子レンジの駆動回路について添付図面を参照して詳細に説明する。

第1図は本発明の一実施例を示す回路図である。 第1図に示すように、このインパーク電子レンジ は、低電圧直流電源(例えば自動車用蓄電池)1の 直流電力を高周波電力に変換するブリッジ方式イ ンパータ回路(以下、インパータ回路)2と、電源 電圧を昇圧する昇圧トランス3と、この昇圧トラ

FET 8 bおよび 8 dのソースは直流電源 1 の負極 に接続されている。上記パワーMOSFET 8 a および 8 cのソースはそれぞれパワーMOSFE T 8 b, 8 dのドレインに接続されている。

また、昇圧トランス3の1次巻線の一端3aは パワーMOSFET8cのソースとパワーMOS FET 8bのドレインとの接続点に接続され、昇 圧トランス3の1次巻線の他端3bはパワーMO SFET 8 aのソースとパワーMOSFET 8 dの ドレインとの接続点に接続されている。また、高 漢ダイオード9a~9dはパワーMOSFET8a ~8dにそれぞれ並列接続している。スイッチン グ素子であるパワーMOSFET8a~8dのゲー トがスイッチング素子ドライブ回路10a.10b を介して制御回路11によって駆動されることに より、昇圧トランス3の1次側を流れる電流が高 遠にスイッチングされる。 なお、スイッチング士 子としては、パワーMOSFET8a~8dに代え て、IGBT(インシュレーティド・ゲート・バ イポーラ・トランジスタ)等のスイッチング素子

ンス3の出力を整流する倍電圧半波整流回路4を 備えており、この倍電圧半波整流回路4の出力に よってマグネトロン5が駆動される。昇圧トラン ス3の2次側からは、マグネトロン5のフィラメ ント加熱用電器も供給される。

上記倍電圧半波整流回路 4 は公知の構成を有しており、 2 個の高圧ダイオード 6 a, 6 bおよび倍電圧コンデンサ7を備えている。

上記インバータ回路 2 は、4 個のパワーMOS FET(メタル・オキサイド・セミコンダクター・フィールド・エフェクト・トランジスタ) 8 a~ 8 dと、上記 4 個のパワーMOSFETの保護用の4 個の高速ダイオード 9 a~ 9 dと、上記パワー MOSFET 8 a~ 8 dを駆動するスイッチング業 子ドライブ回路 1 0 a. 1 0 bと、制御回路 1 1 を 備えている。上記スイッチング業子ドライブ回路 1 0 a. 1 0 bと制御回路 1 1 で制御手段を構成し ている。

上記パワーMOSFET8aおよび8cのドレインは直流電源1の正極に接続され、パワーMOS

を用いてもよい。

第2図は制御回路11の回路図である。同図 に示すように、発振回路21はトグルフリップフ ロップ22と鋸歯状波発生回路23に接続され、 トグルフリップフロップ22は2つのANDゲー ト25a,25bに、また鋸歯状波発生回路23は 比較回路24を介して上記ANDゲート25g.2 5 bに接続されている。上記トグルフリップフロッ プ22は発振回路21の出力信号をトリガとして、 2相分割信号を出力する。上記2相分割信号は2 つのANDゲート25 a. 2 5 bにそれぞれ入力さ れる。一方、上記鋸歯状被発生回路23に与えら れた発振出力は、発振回路21の発振周波数に同 期した鋸歯状波に変換された後に、比較回路24 に入力される。そして、この比較回路24におい て、マグネトロン5の出力を決定するための基準 値(すなわちパワーMOSFETをオンする時間 を設定するためのスレッショルドレベル)と鋸歯 状波との比較が行なわれ、比較回路24の出力は 鋸歯状波の電圧レベルが基準値より大きい期間に

ハイレベルになり、予め設定されたオン時間となるように変調される。変調された信号は上記ANDゲート25a、25bに入力され、トグルフリップフロップ22で2相に分割された信号とANDをとることで、4つのパワーMOSFET8a~8dを同時にオフする期間を持ちながら、パワーMOSFET8c、8dを交互に駆動する。

上記ANDゲート25aおよび25bの出力は、 それぞれスイッチング素子ドライブ回路10a、 10bを経て、パワーMOSFET8a、8bおよび 8c、8dのゲートに与えられる。ANDゲート2 5aの出力がハイレベルの時、パワーMOSFE T8aと8bがオン状態になる。またANDゲート 25bの出力がハイレベルの時パワーMOSFE T8cと8dはオン状態になる。

第3図は制御回路11の動作タイミングを示す 図である。同図に示すように、ANDゲート25a 及び25bの出力は交互にハイレベルになるので、 パワーMOSFET8a.8bおよび8c.8dも交互

た電磁エネルギーが倍電圧コンデンサ7に供給されると共に、昇圧トランス3の1次巻線の一端3b、高速ダイオード9a、直流電源1、高速ダイオード9b、昇圧トランス3の1次巻線の他端3aの経路で電線1に帰還され、すべてのパワーMOSFET8a~8dが同時オフする期間に移る。

次に、パワートランジスタ8aと8bをオンさせると、昇圧トランス3の2次側回路は高圧ダイオード6b、倍電圧コンデンサ7、昇圧トランス3の2次巻線の他端3d、マグネトロン5の開ループに電流が流れ、マグネトロン5の開ループに電流が流れ、マグネトロン5に供給される。ここでマグネトロン5に供給される電力は倍電圧コンデンサ7の電圧とパワーMOSFET8aと8bをオフさせると、昇圧トランス3に番えられた電磁エネルギーはマグネトロン5に供給されると、昇圧トランス3の1次巻線の一端3a、高速ダイオード9c、直流電源1、高速ダイオード9d、昇圧トランス3の1次巻線の他端3bの経

にオン状態にされる。ここでANDゲート25a および25bの出力は同時にローレベルになる期 間、つまりデッドタイムが存在するように、基準 値が設定されている。なお、デッドタイムは4つ のパワーMOSFET8a~8dが同時にオンして 短絡状態になるのを防止するために設けたもので ある。

次に、本実施例の動作を説明する。インパータ回路2のパワーMOSFET8a~8dがすべてオフしている状態からパワーMOSFET8cと8dがオンすると、昇圧トランス3の2次側回路は高圧コンデンサ?、高圧ダイオード6a、昇圧トランス3の2次巻線の一端3d、2次巻線の他端3cの開ループに電流が流れ、倍電圧コンデンサ?が充電される。なお、倍電圧コンデンサ?の充電電圧の大きさは、倍電圧コンデンサ?の初期電圧とスイッチング素子としてのパワーMOSFET8a~8dのオン時間の長さで決まる。

次に、再び上紀と同じパワーMOSFET8c と8dをオフすると、昇圧トランス3に蓄えられ

路で電源1に帰還され、すべてのパワーMOSF ET8s~8dが同時オフする期間に移る。以上の動作が繰り返されてマグネトロン5は高周波電力の発掘を続ける。

上記倍電圧コンデンサ?には昇圧トランス3のリーケージイングクタンス、倍電圧コンデンサ?のキャパシタンス、回路抵抗(但しマグネトロン5の抵抗分は除く)で定まる扱動の弧を描くパワートMOSFET8c,8dのドレイン電流波形と同様の電流波形で充電され、またマグネトロン5には昇圧トランス3のリーケージインダクタンスと倍電圧コンデンサ?のキャパシタンス、回路抵抗(但しマグネトロン5の抵抗分を含む)で定まる扱動の弧を描くパワーMOSFET8a.8bのドレイン電流波形と同様の電流波形で電気エネルギーが供給される。

第4図(a)は本実施例におけるパワーMOSF ETに流れる電流波形を示す図である。同図を参照して回路出力電力が向上できることを詳細に説明する。上記電流波形は昇圧トランス3のリーケ ージインダクタンス、倍電圧コンデンサ7のキャパンタンス、回路抵抗の各値で定まる固有周波数下で扱動する。この波形の2分の1周期をパワーMOSFETのオン時間Tonに等しくなるように扱動させると(Ton=1/(2F)にすると)、第4図(a)に示すようにパワーMOSFETのオン期間における電流(電流波形のオン期間における積分値)をほぼ最大にでき、したがって、回路出力電力もほぼ最大にできる。なお、Ton<1/(2F)、Ton>1/(2F)にすると、第4図(b)、(c)に示すように、オン期間における電流が小さくなる。

第5図は本実施例(Ton=1/(2F))におけるパワーMOSFETのスイッチング損失の説明図である。第5図を参照して、スイッチング損失が低減できることを説明する。第5図において、破線はパワーMOSFETの電圧波形であり、実線はパワーMOSFETの電流波形である。また、第5図に示すように、パワーMOSFETのオフからオンへの遷移時のライズタイムTrおよびオンからオフへの遷移時のフォールタイムTfにパ

となるようにし、C、Rの値を設定する。また逆に、し、C、Rで定まる固有周波数の周期の2分の1にパワーMOSFET8a,8bおよび8c.8dのオン時間を設定してもよい。

また、先に述べた通り、パワーMOSFET8c. 8dがオンして、倍電圧コンデンサ1に充電され る期間の回路抵抗はマグネトロン5の抵抗分を含 まないが、パワーMOSFET8a.8bがオンし てマグネトロン5に電気エネルギーが供給される 期間の回路抵抗はマグネトロン5の抵抗分を含む。 このとき回路抵抗にはマグネトロン5の抵抗分と して、マグネトロン5の等価抵抗を1次側に変換 した値(昇圧トランス3の巻数比の2乗で除した 値)が加わる。しかしながら、本回路では低電圧 直流電源を電源としており、商用電源を直接整流 するのと比較して、昇圧トランスの参数比nが高 いことからマグネトロン5の抵抗分は非常に小さ い。したがって、パワーMOSFET8a,8bが オン期間でも、またパワーMOSFET8c,8d がオン期間でも同様のスイッチング質流波形が温

ワーMOSFETに流れるドレイン電流がほぼゼロとなるため遷移横の発生が極力抑えられ、スイッチング損失を低減できる。

具体的な昇圧トランス3のリーケージインダクタンスと倍電圧コンデンサ7のキャパシタンスおよび回路抵抗の設定は以下の通りである。

パワーMOSFETの電流波形の固有周波数F は次式で示される。

$$F = \frac{\beta}{2\pi}$$
,  $\{B \cup \beta = \sqrt{\frac{1}{n^2 \cdot L \cdot C} - \left(\frac{R}{2L}\right)^2}$ 

ここで、し: 昇圧トランスのリーケージインダ ケタンス

C: 倍電圧コンデンサのキャパシタンス

R:回路抵抗

n: 昇圧用トランス巻数比

したがって、パワーMOSFET8a.8bおよび 8c.8dのオン時間をTonとして

Ton = 
$$\frac{1}{2F} = \frac{\pi}{\sqrt{\frac{1}{n^2 \cdot L \cdot C} - \left(\frac{R}{2L}\right)^2}}$$

られ、どちらの場合であってもほぼ最大出力が得られる。

尚、本実施例においてインバータ回路2を2回 路並列接続すると、スイッチング素子のオン抵抗 半減により回路抵抗を低減できる。したがって、 この場合には、第6回に示すように、回路抵抗を 小さくした分だけ、スイッチング電流が大きくな り出力をアップすることができる。さらに、スイッ チング素子の1石あたりの回路電流低減によって 導通損を低減できる。また、上記インバータ回路 2の各スイッチング素子を2個以上並列接続して も、上述と同様に回路抵抗を低減して、出力向上 できる。また、高速ダイオード 9 a~ 9 dについて は、上述したとおり、昇圧トランス3に蓄えた電 磁エネルギーを直流電源!に帰還させる働きを有 するのであるが、スイッチング素子としてのパワ -MOSFETのスイッチング周波数が20KHz 程度以下の場合には、パワーMOSFETに等価 的に組み込まれている内蔵ダイオードに、上記高 速ダイオードの働きをさせることができるので、

## 特開平4-87183 (6)

上記高速ダイオード 9 a~ 9 dを省くことができる。 【発明の効果】

以上のように、本発明によれば、従来とは異なっり、DC/ACインパータを使用せず、またスイッチング素子の電流波形のレベルが略零の時にをスイッチング素子をスイッチングさせているので、安価で電力利用効率の高い、かつ高出力であると共にスイッチング損失の小さい低電圧入力のインパータ電子レンジの駆動回路を提供できる。

さらに、本発明によれば、低電圧の直流電源を 直接高周波電流に変換しているので、駆動回路の 中でも最も大きく、しかも重量のある界圧用トラ ンスの小型化、軽量化が可能となり、駆動回路の ・ コンパクト化が図れる。


また、制御手段がブリッジインバータ回路の 4 つのスイッチング素子を同時にオフする制御信号を出力する場合には、上記 4 つのスイッチングが同時にオンして昇圧トランスの 1 次側の回路を短絡することを防止することができる。


#### 4. 図面の簡単な説明


第1図は本発明の実施例に係るインバータ電子レンジの駆動回路の回路図、第2図は制御回路のプロック図、第3図は制御回路の各制御信号の放形図、第4図(a)は本実施例のパワーMOSFETのスイッチング電流波形を示す図、第4図(b)、(c)は比較例のパワーMOSFETのスイッチング環流波形を示す図、第5図は本実施例のパワーMOSFETのスイッチング損失の説明図、第6図は回路抵抗とスイッチング電流の関係を示す図、第7図は従来のインバータ電子レンジの回路ブロック図、第8図は低電圧直流電源を用いて従来のインバータ電子レンジを駆動する方法を示す図である。


1 …直流電源、2 …インパータ回路、
3 …昇圧トランス、4 …倍電圧半波整流回路、
8 a, 8 b, 8 c, 8 d…パワーMOSFET、
1 0 a, 1 0 b…スイッチング素子ドライブ回路。


特 벍 出 願 人 シャープ 株式会社 代 理 人 弁理士 青 山 葆 ほか 1名













第 7 図



11:導通價

第8図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
D BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.